Consideriamo due trasnverter 144MHz -> 76GHz. I due sono caratterizzati da un oscillatore locale PLL con riferimento interno 10MHz. L’oscillatore locale genera una frequenza di 12648MHz che viene poi moltiplicata per 6 in modo da avere in uscita un segnale a 75888MHz. A questo viene “sommato” il segnale a 144MHz in modo da ottenere l’uscita a 76032MHz e 75744MHz.
Il transverter 1 è usato in trasmissione e il suo OSC1 genera una frequenza di 12648.005MHz. Il transverter 2 è usato in ricezione ed il suo OSC2 genera una frequenza di 12648.001MHz. In trasmissione abbiamo:
F1=75888,03MHz quindi 76032.03MHz e 75744,03MHz
In ricezione il segnale viene miscelato con 75888.006MHz del secondo oscillatore:
76032,03-75888,006=144.024MHz
75744.03-75888.006=143.976MHz
La situazione è questa: abbiamo una IF, otteniamo 2 setnali a 76GHz e, quando li riconvertiamo in IF, abbiamo due segnali a 144MHz. Questi segnali originano dal fatto che i due PLL non sono sincronizzati e non hanno un riferimento in comune. Pertanto i circuiti PLL cercano di stabilizzare la frequenza di uscita ma non fanno certo miracoli. Osservando le fasi di startup dei transverter è possibile trovare il momento in cui le due IF si incrociano e si scambiano.
Un fenomeno carino, interessante e piacevole da visualizzare con un SDR. Che è spiegabile con 4 operazioni matematiche basilari.
Fornendo ai due transverter un riferimento unico per il PLL (segnale a 10MHz) questo fenomeno non si osserva e si ha una sola componente. Fantastico!
[DISPLAY_ULTIMATE_SOCIAL_ICONS]
